บล็อก เกี่ยวกับ โปรเซสเซอร์ Imx6 ทําให้จอความละเอียดสูงเกินขอบเขต LVDS ช่องเดียว

ในการออกแบบระบบจํากัด การขับเคลื่อนจอ LVDS ความละเอียดสูง อัตราการอัพฟรีสูง ได้กลายเป็นภารกิจที่แพร่หลายและท้าทายมากขึ้นโดยเฉพาะเมื่อเป้าหมายจอที่สนับสนุนแค่อินเตอร์เฟซ LVDS ช่องเดียวที่มีความละเอียด 1920x1080@60Hz, นาฬิกาพิกเซลที่ต้องการ (Dotclock) ของ 148.5 MHz ปกครองความต้องการที่สําคัญต่ออัตราการส่งข้อมูลของตัวควบคุมอินเตอร์เฟสบทความนี้ดําเนินการเข้าไปในข้อขัดขวางทางเทคนิคหลักที่พบในระหว่างการปรับปรุงอินเตอร์เฟสดังกล่าวและสํารวจทางแก้ปัญหา.MX6 ซีรี่ย์ของพรสิเซอร์ มีเป้าหมายที่จะให้วิศวกรมีแนวทางที่ชัดเจนและความรู้ทางเทคนิคที่ใช้ได้

ปัญหาทางเทคนิค: การจํากัดอัตราการใช้งานของ LVDS ช่องเดียว

สําหรับจอที่มีความละเอียด 1920x1080@60Hz นาฬิกาพิกเซล (Dotclock) คือ 148.5 MHzอินเตอร์เฟซ LVDS (Low-Voltage Differential Signaling) ส่งข้อมูลผ่านสัญญาณความแตกต่าง เพื่อลดการรบกวนทางแม่เหล็กไฟฟ้าและปรับปรุงอัตราการส่ง. ในระบบ LVDS ช่องเดียว ทุกคู่เส้นความแตกต่างมักจะส่งข้อมูลหนึ่งบิต เพื่อคํานวณนาฬิกาที่ต้องการจํานวนบิตข้อมูลที่มีจริงต้องพิจารณา. รูปแบบการถ่ายทอดข้อมูล LVDS ที่ทั่วไปโยงข้อมูลพิกเซล 8 บิต (ช่อง RGB) ไปยังเส้นข้อมูล. อย่างไรก็ตามอัตราการถ่ายทอด LVDS ที่แท้จริงไม่ใช่ตัวคูณง่ายของนาฬิกาพิกเซล;มันเกี่ยวข้องกับปัจจัย เช่น การโค้ดข้อมูล และการคูณเวลา.

การคํานวณของ "148.5 MHz Dotclock * 7 Databit = 1039.5 MHz Serializer Clock" อาจหันห่างจากแนวปฏิบัติมาตรฐานหรือพึ่งพาการใช้ระบบการรหัสเฉพาะเจาะจง A more conventional understanding is that the serializer clock for single-channel LVDS transmission of a 1920x1080@60Hz video signal is typically a multiple of the pixel clock to cover all pixel data and synchronization signalsตัวอย่างเช่น หากใช้การส่งข้อมูลพิกเซล 8 บิต นาฬิกา serializer ในทฤษฎีต้อง 8 เท่าของนาฬิกาพิกเซลการออกแบบอินเตอร์เฟซ LVDS ที่จริงและวิธีการแผนที่ข้อมูลอาจแตกต่างกันปัญหาหลักคือถ้าความถี่เวลาของเซเรียไลเซอร์สูงสุดของอินเตอร์เฟซ LVDS ช่องเดียวจํากัด (เช่น 595 MHz ตามที่กล่าวมา)โดยใช้การส่งสัญญาณช่องเดียวโดยตรง สําหรับสัญญาณความละเอียดสูง จะเกินความสามารถ.

สรุป:โครงการที่นําเสนอ "1039.5 MHz Serializer Clock" อาจเกินขั้นต่ําของฮาร์ดแวร์ของอินเตอร์เฟซ LVDS ช่องเดียวหลายช่อง (เช่น 595 MHz)ทําให้ไม่สามารถขับเคลื่อนจอ 1920x1080@60Hz โดยตรงกับอินเตอร์เฟซ LVDS ช่องเดียว.

การแก้ไข: รูปแบบ LVDS สองช่องใน i.MX6 Processor

เพื่อแก้ไขข้อจํากัดของอัตราการใช้งานของ LVDS ช่องเดียว ทางออกทั่วไปคือการใช้ความสามารถในการออก LVDS ช่องสองของโปรเซสเซอร์เช่น i.MX6โหมด LVDS สองช่อง แบ่งกระแสข้อมูลเป็นสองช่อง LVDS ที่เป็นอิสระ, ทําให้อัตราการส่งข้อมูลทั้งหมดลดลงเป็นครึ่ง และลดความต้องการของนาฬิกา serializer สําหรับแต่ละช่อง.

ในโหมดนี้ ข้อมูลถูกแบ่งออกเป็นส่วนแปลก (ODD) และคู่ (EVEN) ส่งผ่านช่องทาง LVDS สองช่อง หากความต้องการเวลาของ serializer เป็น 1039.5 MHzโหมดสองช่องลดมันลงประมาณ 519.75 MHz ต่อช่องทาง ซึ่งปกติจะอยู่ในความสามารถของอินเตอร์เฟซ LVDS ของโปรเซสเซอร์ i.MX6 (ตัวอย่างเช่น ต่ํากว่าขั้นต่ํา 595 MHz)

สรุป:การใช้โหมด LVDS สองช่องของ i.MX6 (โหมด SPLIT) เป็นทางออกที่มีประสิทธิภาพในการลดความต้องการของนาฬิกา serializer.ซึ่งหมายความว่ามันต้องรวมกระแสข้อมูลจากช่องทางทั้งสองอย่างถูกต้อง.

ข้อมูลสําคัญ: การระบุช่องทางข้อมูล ODD/EVEN

เมื่อใช้โหมด LVDS สองช่อง คําถามที่สําคัญคือการกําหนดช่อง LVDS (โดยทั่วไปเป็นอินเตอร์เฟซฟิสิกส์บน PHY) ส่งข้อมูล ODD และส่งข้อมูล EVENนี้มีผลกระทบโดยตรงการตั้งค่าตัวขับ display และการเชื่อมต่อสัญญาณทางกายภาพ.

ข้อมูลเกี่ยวกับการจัดสรรช่องข้อมูล ODD/EVEN โดยทั่วไปสามารถพบได้จากแหล่งดังต่อไปนี้:

1. i.MX6 คู่มืออ้างอิงทางเทคนิค (TRM):แหล่งที่เชื่อถือได้มากที่สุด, เผยรายละเอียดการทํางานของเครื่องควบคุม LVDS, การตั้งค่าเรจิสเตอร์, และการแผนแผนช่องทาง. TRM ปกติจะระบุที่พอร์ตผลิตทางกายภาพ (เช่น, LVDS0_TXP/N,LVDS1_TXP/N) ตรงกับกระแสข้อมูลแปลกหรือคู่.
2. i.MX6 คุณสมบัติไฟฟ้าหรือใบข้อมูล:เอกสารเหล่านี้มีนิยามปินและคําอธิบายฟังก์ชัน ซึ่งอาจแสดงให้เห็นโดยตรงถึงการจัดสรรช่องทาง
3. ผังการพัฒนา EVK อย่างเป็นทางการ:หากใช้บอร์ดการพัฒนา i.MX6 แผนการของมันแสดงให้เห็นชัดเจนการเชื่อมต่ออินเตอร์เฟซ LVDS และวิธีการเชื่อมต่อปินการออก LVDS ของโปรเซสเซอร์กับเครื่องรับหรืออินเตอร์เฟสจอ
4. แสดงใบข้อมูลหรือคู่มือผู้ใช้:ขณะที่ข้อมูลหลักอยู่ที่ด้านโปรเซสเซอร์ แต่เอกสารของจอแสดงภาพอาจให้ความนิยาม pin ของ LVDSรวมถึงการสนับสนุนโหมดสองช่อง และการสั่งซื้อช่องข้อมูลที่คาด.
5. ใบข้อมูลชิป LVDS Driver/PHY:หากใช้ตัวขับ LVDS หรือชิป PHY ที่เป็นอิสระ (เช่น ซีรีส์ SN65LVDS ของ TI) แผ่นข้อมูลของตัวขับจะมีข้อมูลสําคัญเกี่ยวกับการตั้งช่องทางและการจัดสรรสัญญาณ

หมายเหตุ:ติดตามเอกสารเทคนิคล่าสุดสําหรับ i.MX6 แบบเฉพาะเจาะจงเสมอ (เช่น i.MX6 Solo, i.MX6 Dual, i.MX6 Quad) เนื่องจากการตั้งค่าอินเตอร์เฟซอาจแตกต่างกันการสื่อสารกับผู้ผลิตจอสําหรับความต้องการอินเตอร์เฟส LVDS ยังมีความสําคัญในการปรับปรุงให้สําเร็จ.

สรุป

การปรับปรุงจอ LVDS ช่องเดียวที่มีความละเอียด 1920x1080@60Hz ต้องเผชิญกับข้อจํากัดด้านฮาร์ดแวร์ เนื่องจากข้อจํากัดในอัตราการส่งข้อมูลโปรเซสเซอร์ซีรีส์ MX6 นําเสนอทางออก LVDS แบบสองช่อง, แบ่งกระแสข้อมูลเพื่อลดความต้องการของเวลาเซอเรียไลเซอร์ต่อช่องทาง แหล่งที่น่าเชื่อถือที่สุดสําหรับการจัดสรรช่องทางข้อมูล ODD / EVEN คือคู่มือการอ้างอิงทางเทคนิค i.MX6 (TRM)เพิ่มเติมด้วยใบข้อมูลการศึกษาอย่างละเอียดของวัสดุเหล่านี้และการตั้งค่าซอฟต์แวร์ที่เหมาะสมเป็นกุญแจในการบรรลุฟังก์ชันการแสดง LVDS ความละเอียดสูง